Chip 3D in silicio: la svolta che potrebbe allungare la vita alla Legge di Moore
La corsa verso chip 3D in silicio sempre più potenti ha appena segnato un punto di svolta importante. Un gruppo di ricercatori dell’Università dell’Illinois ha dimostrato un metodo per impilare più strati di circuiti elettronici uno sopra l’altro, usando silicio cristallino standard e temperature di produzione abbastanza basse da non danneggiare i componenti già presenti. Il risultato? Un potenziale balzo in avanti nella densità di calcolo, nelle prestazioni e nell’efficienza energetica dei processori. E soprattutto, una boccata d’ossigeno per la Legge di Moore, quel principio che da oltre sessant’anni guida l’industria dei semiconduttori ma che ormai sembrava vicino al capolinea.
Il concetto è semplice da immaginare, anche se realizzarlo è tutt’altro che banale. Invece di continuare a rimpicciolire i transistor su un singolo piano (cosa che sta diventando fisicamente impossibile), si costruisce verso l’alto. Come ha spiegato il professor Qing Cao, che ha guidato la ricerca, è un po’ come sostituire un quartiere residenziale di villette con un grattacielo: stessa area occupata, molte più funzioni concentrate. Le connessioni tra i vari piani del chip diventano più corte, il che riduce i consumi e aumenta la velocità di comunicazione tra le diverse parti del processore. Un vantaggio enorme, soprattutto per le applicazioni di intelligenza artificiale e per il calcolo ad alta intensità di dati.
Il problema del calore (e come è stato risolto)
Il grande ostacolo che ha sempre frenato la realizzazione di veri chip 3D monolitici è la temperatura. Fabbricare transistor ad alte prestazioni in silicio cristallino richiede di norma temperature intorno ai 1.000 gradi Celsius. Ma quando si aggiunge un nuovo strato sopra circuiti già completati, quei livelli di calore distruggerebbero i collegamenti metallici sottostanti. Il limite accettabile dall’industria è di circa 400 gradi.
Molti gruppi di ricerca hanno provato ad aggirare il problema usando materiali diversi dal silicio per gli strati superiori, ma le prestazioni ne risentivano sempre. Il team dell’Illinois ha preso una strada diversa: ha sviluppato nanomembrane di silicio ultrasottili, spesse appena 10 nanometri o meno, ricavate da un wafer donatore. Queste membrane vengono poi trasferite sul substrato che contiene già i circuiti completati, usando un processo di laminazione a rullo che richiede temperature non superiori ai 200 gradi. Essendo così sottili, le membrane sono meccanicamente flessibili e si adattano alla superficie sottostante senza creare difetti.
Per evitare le alte temperature necessarie al drogaggio tradizionale del silicio, i ricercatori hanno anche riprogettato l’architettura dei transistor, adottando dispositivi cosiddetti “junctionless”, dove il silicio viene drogato in modo uniforme prima dell’assemblaggio. In questo modo si mantiene un controllo elettrico efficace senza bisogno di ulteriori trattamenti termici.
Risultati concreti e prospettive per l’industria dei semiconduttori
I numeri parlano chiaro. Il team ha fabbricato tre strati sovrapposti contenenti 625 transistor ciascuno, con rese produttive tra il 98 e il 100 percento. Le densità di corrente in uscita sono paragonabili a quelle dei transistor convenzionali prodotti su wafer standard a temperature molto più elevate. E superano di almeno tre o quattro volte le prestazioni dei dispositivi monolitici realizzati con materiali alternativi.
Lo studio, pubblicato su Nature (una rivista che raramente ospita articoli sulla microelettronica in silicio), ha dimostrato anche il funzionamento di circuiti logici tridimensionali e celle di memoria SRAM collegate tra i vari livelli tramite interconnessioni metalliche verticali.
Secondo Cao, l’aspetto più significativo è la scalabilità del processo: nulla impedisce di aggiungere strati oltre i tre già dimostrati, mantenendo alta qualità e bassa variabilità. Il lavoro è stato realizzato nell’ambito del Center for Advanced Semiconductor Chips with Accelerated Performance dell’Illinois, che conta tra i partner industriali IBM, Intel e TSMC. Il prossimo passo sarà trasferire la tecnologia in una fonderia industriale, avvicinando i chip 3D in silicio monolitici alla produzione commerciale su larga scala.
